8/15/2018，臺(tái)積電昨日舉行董事會(huì)，核準(zhǔn)資本預(yù)算45億美元，據(jù)透露，這項(xiàng)投資將主要用于興建廠房；建置、擴(kuò)充及升級(jí)先進(jìn)制程產(chǎn)能；轉(zhuǎn)換邏輯制程產(chǎn)能為特殊制程產(chǎn)能；轉(zhuǎn)換成熟制程產(chǎn)能為特殊制程產(chǎn)能；擴(kuò)充及升級(jí)特殊制程產(chǎn)能；擴(kuò)充先進(jìn)封裝制程產(chǎn)能和2018年第四季研發(fā)資本預(yù)算與經(jīng)常性資本預(yù)算。

首先在先進(jìn)制程方面，據(jù)半導(dǎo)體行業(yè)觀察了解，臺(tái)積電將會(huì)投在南科18廠新廠擴(kuò)建、還有7nm先進(jìn)制程擴(kuò)充和升級(jí)。

臺(tái)積電是業(yè)界7nm進(jìn)展最快的廠商，在六月舉辦的技術(shù)研討會(huì)上，臺(tái)積電CEO魏哲家表示，該公司的7nm制程芯片已經(jīng)開(kāi)始量產(chǎn)。按照魏哲家的說(shuō)法7nm的量產(chǎn)將使臺(tái)積電12寸晶圓的總產(chǎn)能達(dá)到120萬(wàn)片，比2017年的105萬(wàn)片提升9%。他表示，到2018年底將有超過(guò)50個(gè)產(chǎn)品完成設(shè)計(jì)定案（Tape out）。其中，AI芯片、GPU和礦機(jī)芯片占了大部分的產(chǎn)能，其次是5G和應(yīng)用處理器（AP）。

這次加碼，相信是臺(tái)積電看到了這個(gè)市場(chǎng)更多的空間，或者說(shuō)是看到了來(lái)自三星追趕的壓力？

而在邏輯制程轉(zhuǎn)換為特殊制程方面，這可能是臺(tái)積電看到了目前全球邏輯制程競(jìng)爭(zhēng)態(tài)勢(shì)，尋找另一個(gè)更新的成長(zhǎng)空間？

去年的報(bào)道指出，臺(tái)積電內(nèi)部秘組一支物聯(lián)網(wǎng)超級(jí)艦隊(duì)，從既有的特殊制程技術(shù)、研發(fā)、策略發(fā)展業(yè)務(wù)等部門(mén)嚴(yán)選菁英，由共同執(zhí)行長(zhǎng)魏哲家親自領(lǐng)軍。更針對(duì)物聯(lián)網(wǎng)提出Ultra-LowPowerPlatform（ULP）平臺(tái)的概念，密集與大客戶高通（Qualcomm）等商討標(biāo)準(zhǔn)規(guī)范，鎖定物聯(lián)網(wǎng)為臺(tái)灣半導(dǎo)體產(chǎn)業(yè)帶來(lái)的新臺(tái)幣一兆元商機(jī)。

據(jù)透露，臺(tái)積電針對(duì)物聯(lián)網(wǎng)推廣了從0.35/0.25/0.18微米到90/65/50/40納米的RF制程、嵌入式快閃存儲(chǔ)器ddedFlash制程等，加速把各階段的制程技術(shù)要補(bǔ)齊。尋找廣闊的成長(zhǎng)空間。

至于先進(jìn)封裝方面，臺(tái)積電之前憑借Fanout工藝，在蘋(píng)果A系列芯片上吃了甜頭，他們?cè)谏厦嬉膊季植簧佟?

其實(shí)臺(tái)積電的第一個(gè)先進(jìn)產(chǎn)品，叫做「CoWoS」（Chip on Wafer on Substrate）。意思是將邏輯芯片和DRAM放在硅中介層（interposer）上面，然后封裝在基板上。

據(jù)EEtimes介紹，臺(tái)積電從明年初開(kāi)始，CoWoS技術(shù)將提供具備倍縮光罩(reticle)兩倍尺寸的硅中介層選項(xiàng)，以因應(yīng)該領(lǐng)域的需求；而具備130微米凸塊間距的版本則將在今年通過(guò)品質(zhì)認(rèn)證。InFO技術(shù)則會(huì)有四種衍生技術(shù)，其中記憶體基板應(yīng)用的InFO-MS，將在1x倍縮光罩的基板上封裝SoC與HBM，具備2x2微米的重分布層(redistribution layer)，將在9月通過(guò)驗(yàn)證。

InFO-oS則擁有與DRAM更匹配的背向RDL間距，而且已經(jīng)準(zhǔn)備就緒；一種名為MUST的多堆疊選項(xiàng)，將1~2顆芯片放在另一顆比較大的芯片頂部，然后以位于堆疊底部的硅中介層來(lái)連結(jié)。最后還有一種InFO-AIP就是封裝天線(antenna-in-package)技術(shù)，號(hào)稱(chēng)外觀尺寸可縮小10%，天線增益則提高40%，鎖定5G基頻芯片的前端模組應(yīng)用等設(shè)計(jì)。

不只如此，臺(tái)積電還發(fā)表兩種全新的封裝技術(shù)選項(xiàng)。其中在4月底問(wèn)世的WoW (wafer-on-wafer)封裝直接以打線堆疊三顆裸晶，不過(guò)使用者還需要確定其EDA流程是否支援這種打線(bonding)技術(shù)；該技術(shù)還將在6月推出支援EMI的版本。

最后臺(tái)積電還大略描述了一種被稱(chēng)為「整合芯片系統(tǒng)」(system-on-integrated-chips，SoICs)的技術(shù)，采用10奈米以下的互連來(lái)連結(jié)兩顆裸晶，但技術(shù)細(xì)節(jié)還要到明年才會(huì)透露；該技術(shù)鎖定的應(yīng)用從行動(dòng)通訊到高性能運(yùn)算，而且能連結(jié)采用不同制程節(jié)點(diǎn)生產(chǎn)的裸晶，看來(lái)是某種形式的系統(tǒng)級(jí)封裝(SiP)。

臺(tái)積電同時(shí)也宣布，將聘美國(guó)史丹佛大學(xué)電機(jī)工程系教授黃漢森擔(dān)任副總經(jīng)理，擔(dān)任技術(shù)研究組織主管。

黃漢森擁有美國(guó)理海大學(xué)（Lehigh University）電機(jī)工程博士學(xué)位，在加入臺(tái)積前，在斯坦福大學(xué)擔(dān)任電機(jī)工程系終身職教授多年。另外，他在IBM半導(dǎo)體部門(mén)也有16年的工作經(jīng)驗(yàn)。

業(yè)界人士指出，黃漢森擅長(zhǎng)新型態(tài)的記憶體技術(shù)研發(fā)，由于現(xiàn)階段嵌入式快閃記憶體eFlash制程技術(shù)面臨瓶頸，黃漢森應(yīng)可帶領(lǐng)臺(tái)積電朝向新一代的嵌入式非揮發(fā)性記憶體技術(shù)前進(jìn)，包括嵌入式磁阻式隨機(jī)存取記憶體eMRAM技術(shù)，或是嵌入式電阻式記憶體eRRAM技術(shù)等。