3/27/2020，光纖在線訊，硅光是OFC 2020大會的熱門話題。本文介紹在這個領域一篇高分文章T3H.1，Saeed Fahtololoumi第一作者，Intel公司22人團隊共同撰寫的“面向光芯片與交換芯片混合光電封裝的1.6Tbps硅光芯片”。

文章指出，從可插拔向CPO的轉變將為未來5年發(fā)生，用來支持新的51.2Tbps交換節(jié)點。CPO的引入將大大縮小前面板光器件的尺寸，光器件將會放到與交換芯片同一封裝內。這樣做，會讓SERDES以及整個器件功耗大幅度降低，交換芯片和光器件之間的距離會縮短到幾十毫米之內，前面板的安裝密度可以進一步提高。為了這個目標，這篇文章報道了Intel實現的1.6Tbps 混合光電封裝硅光集成芯片。該芯片內含x16 1310nm光通道，每個通道支持106 Gbps PAM4。該芯片具有小尺寸，高激光器可靠性，低成本無源光纖陣列對準，低功耗等優(yōu)點，未來可以作為1.6Tbps光模塊的核心。16個這樣的芯片組合在一起就是25.6Tpbs，從而可以和25.6Tbps交換芯片混合光電封裝，如下圖所示。

如圖所示，該SiPIC的發(fā)射端采用32個混合DFB激光器，每個通道2個激光器。多出來的激光器用來備份，可以改善整個器件的壽命。接下來使用MZ開關在兩個激光器中選擇。被選擇的激光輸出采用微型環(huán)狀調制器MRM（內置金屬加熱器控制環(huán)形腔響應，兩個集成的Ge PD用來確定MRM的偏置點插入損耗）。調制后的光信號通過集成的光斑轉換器SSC變成9微米模場直徑，再同V槽耦合，支持同SMF28光纖的批量低損耗耦合。在接收端，輸入光采用V槽同SiPIC和偏振不敏感SSC耦合，再直接連接高速Ge PD。

上圖還給出了該芯片發(fā)射端和接收端不同的結構。該SiPIC中的DFB激光器采用Intel的混合硅光平臺制作，III-V族裸芯片直接鍵合到帶有光波導和布拉格光柵的SOI晶圓上。進一步的處理圍繞對激光器的mesa（臺面），接觸和III-V的耦合用taper進行。試驗表明，該激光器可以實現80攝氏度下20mW輸出，功耗低于220mW。經過等效20年的壽命加速試驗后，同樣輸出功率需要的偏置電流增加低于5%。SMSR可以大于45dB，RIN低于-145dB/Hz。

該SiPIC還集成了Ge-PD，這樣可以減少暗電流，實現高響應度和高帶寬。Ge在Si波導上生長，具有垂直的P-I-N結構。30攝氏度下，-2.6V電壓下典型暗電流小于100nA。50歐姆終端和-1V偏壓下最低工作帶寬35GHz，TE模響應度0.75A/W，TM模響應度0.65A/W。進一步改善工藝有望將響應度提升到0.9A/W。

為實現硅光波導的對外耦合，在SSC陣列前還刻蝕了V槽陣列�；�于主動耦合方案，SMF光纖到TE/TM SSC的耦合損耗在1310nm最高0.4dB，平均耦合損耗0.5dB。SSC面經過研磨，AR鍍膜。實驗中還采用了另外一種基于光刻工藝的V槽作為對比方案。

該SiPIC中的100Gbps PAM4 微環(huán)調制器MRM采用10微米半徑環(huán)狀結構，頻譜范圍6.7nm，消光比大于20dB，工作帶寬大于40GHz。輸出光波形采用商用DCA帶SIRC濾波器測試，預加重下TDECQ 1.3dB，消光比4.6dB。

作為測試整個芯片的工具引入了一個控制環(huán)。通過改變SiPIC的溫度來測試最后的性能。在45C/分鐘變化下，實現了post-FEC BER無誤碼工作。

限于編輯知識能力，這篇文章的細節(jié)還難以清楚介紹。比如文章提到多出來的激光器沒有帶來額外的成本。從文章可以判斷的是，Intel的硅光技術已經面向商業(yè)化做了很多工作，技術已經達到相當的成熟階段。這篇文章介紹的技術無疑代表了Intel對下一代光器件的看法。