2/07/2025，光纖在線訊，隨著人工智能時(shí)代的到來(lái)，云服務(wù)和人工智能計(jì)算對(duì)連接性能的需求持續(xù)增長(zhǎng)。當(dāng)摩爾定律發(fā)展放緩時(shí)，數(shù)據(jù)傳輸率要求已經(jīng)超過(guò)了單一半導(dǎo)體技術(shù)的進(jìn)步速度。這種轉(zhuǎn)變突顯了異質(zhì)整合技術(shù)在解決帶寬瓶頸方面的重要性。目前，外包半導(dǎo)體封裝測(cè)試(OSAT)不僅受到先進(jìn)制程集成電路封裝需求的推動(dòng)，還受到硅基光電子和光電共封裝等新興技術(shù)的影響。日月光(ASE)公司推出了硅基光電子封裝平臺(tái)，設(shè)計(jì)用于提供創(chuàng)新解決方案，支持更先進(jìn)的人工智能系統(tǒng)，同時(shí)確保高性能和能源效率[1]。

1、提升計(jì)算性能與能源效率的需求
      在快速發(fā)展的人工智能領(lǐng)域中，當(dāng)前的訓(xùn)練周期主要包含三個(gè)核心過(guò)程：數(shù)據(jù)收集、數(shù)據(jù)連接和利用高性能計(jì)算(HPC)進(jìn)行人工智能訓(xùn)練和推理。隨著人工智能應(yīng)用變得越來(lái)越復(fù)雜，現(xiàn)有的硬件架構(gòu)在提高計(jì)算性能的同時(shí)，難以提升芯片間和輸入輸出端口的數(shù)據(jù)連接能源效率。

      
圖1：人工智能訓(xùn)練的基本過(guò)程，數(shù)據(jù)收集、數(shù)據(jù)連接以及用于人工智能訓(xùn)練和推理的高性能計(jì)算。　　

2、人工智能Chiplet集成的先進(jìn)封裝技術(shù)
      人工智能硬件的第一次演進(jìn)主要集中在使用先進(jìn)異質(zhì)整合封裝技術(shù)來(lái)集成來(lái)自不同晶圓制程的Chiplet，特別是在邏輯和內(nèi)存的集成方面。ASE提供高密度封裝解決方案，滿足人工智能和高性能計(jì)算應(yīng)用中對(duì)更高帶寬和更快數(shù)據(jù)傳輸速率的需求，包括2.5D和3D IC、扇出型芯片上基板(FOCoS)和FOCoS-Bridge技術(shù)。

    
圖2：適用于人工智能和高性能計(jì)算應(yīng)用的各種高密度封裝解決方案，包括2.5D和3D IC、FOCoS及FOCoS-Bridge技術(shù)。　　

      2.5D封裝技術(shù)使用硅中介層上的重布線層(RDL)連接Chiplet，線寬/線距(L/S)可達(dá)到0.5μm/0.5μm，適合高性能應(yīng)用。FOCoS利用扇出型重布線無(wú)縫集成各種Chiplet，提供了一個(gè)經(jīng)濟(jì)高效的解決方案，線寬/線距范圍從2μm/2μm到10μm/10μm。FOCoS-Bridge采用硅橋接技術(shù)在需要高速傳輸?shù)膮^(qū)域連接不同芯片，同時(shí)在其他區(qū)域使用扇出型重布線。

3、光電子技術(shù)推進(jìn)人工智能發(fā)展
      當(dāng)前的高密度封裝解決方案可以實(shí)現(xiàn)更高的輸入輸出密度，顯著減少人工智能Chiplet之間的互連距離。這種設(shè)計(jì)可以使系統(tǒng)尺寸減少高達(dá)70%，同時(shí)將整體計(jì)算性能提高10倍。長(zhǎng)期來(lái)看，理想的封裝解決方案將涉及使用整片晶圓作為單個(gè)封裝器件。

  
圖3：從當(dāng)前Chiplet集成能力到未來(lái)ExaFLOPS計(jì)算需求的發(fā)展過(guò)程。　　

4、光電共封裝的復(fù)雜Assembly流程
      光電共封裝正在成為未來(lái)人工智能硬件中的關(guān)鍵技術(shù)，主要用于人工智能集群中服務(wù)器的互連。在典型的光電共封裝配置中，交換機(jī)ASIC位于中心位置，周?chē)h(huán)繞著多個(gè)光電引擎。

     
圖4：光電共封裝的復(fù)雜Assembly流程，包括各種組件的集成和測(cè)試程序。　　

      先進(jìn)的電子集成線路/光電子集成芯片集成解決方案電子集成線路和光電子集成芯片的集成代表了光電共封裝技術(shù)的重要進(jìn)展。主要有兩種集成方法：

      
圖5：電子集成線路/光電子集成芯片集成的兩種主要方法：光電子集成芯片在上和光電子集成芯片在下的配置。　　

5、光纖集成與未來(lái)發(fā)展
      光電共封裝技術(shù)的未來(lái)發(fā)展很大程度上取決于光纖到光電子集成芯片的有效集成。行業(yè)正在向使用垂直耦合器進(jìn)行光學(xué)和光纖陣列單元Assembly的晶圓級(jí)Assembly發(fā)展。這種方法支持晶圓級(jí)測(cè)試，適應(yīng)可拆卸的光纖陣列單元，并能更好地兼容密集波分復(fù)用系統(tǒng)。

      
圖6：光纖-光電子集成芯片集成的各種方法，包括邊緣耦合和光柵耦合方法。　　

      先進(jìn)封裝解決方案的成功很大程度上依賴于系統(tǒng)集成商、設(shè)計(jì)公司、晶圓廠和外包半導(dǎo)體封裝測(cè)試供應(yīng)商之間的合作。通過(guò)建立明確的規(guī)格并開(kāi)發(fā)可靠的光電引擎解決方案，行業(yè)可以繼續(xù)推進(jìn)人工智能硬件的發(fā)展，最終實(shí)現(xiàn)更高效、更強(qiáng)大的計(jì)算系統(tǒng)。

參考來(lái)源
[1] V. Lin, "Advanced Packaging Evolution: Chiplet and Silicon Photonics-CPO," ASE Global, Technology Blog, Jan. 2024. [Online]. Available: https://ase.aseglobal.com/blog/technology/advanced-packaging-for-ai-chiplet-and-cpo/. [Accessed: Jan. 13, 2025].

整理來(lái)源：逍遙設(shè)計(jì)自動(dòng)化