11/08/2024，光纖在線訊，環(huán)柵晶體管（GAAFET）與傳統(tǒng)FinFET工藝流程相比，引入了內(nèi)側(cè)墻（inner spacer）、溝道釋放（channel release）等工藝，必須通過(guò)對(duì)疊層結(jié)構(gòu)的精確橫向刻蝕來(lái)實(shí)現(xiàn)。高精度刻蝕工藝控制是三維集成電路制造面臨的最大挑戰(zhàn)之一，其工藝機(jī)理和調(diào)控機(jī)制在科學(xué)界和工業(yè)界受到廣泛關(guān)注。

      針對(duì)GAA內(nèi)側(cè)墻結(jié)構(gòu)Si/SiGe疊層橫向選擇性刻蝕工藝面臨的形貌缺陷和均勻性問題，微電子研究所EDA中心陳睿研究員與先導(dǎo)中心李俊杰高級(jí)工程師、南方科技大學(xué)王中銳教授、維也納工業(yè)大學(xué)Lado Filipovic教授合作，通過(guò)提出全新的Ge原子解吸附和擴(kuò)散的模擬算法，建立了基于蒙特卡洛方法的連續(xù)兩步干法刻蝕工藝輪廓仿真模型，實(shí)現(xiàn)了針對(duì)Si/SiGe六疊層結(jié)構(gòu)的橫向選擇性刻蝕工藝輪廓仿真，并完成了相應(yīng)結(jié)構(gòu)的流片實(shí)驗(yàn)。通過(guò)結(jié)合形貌仿真和透射電子顯微鏡（TEM）表征，探究了Ge層刻蝕表面圓化現(xiàn)象，以及腔體氣壓等參數(shù)對(duì)刻蝕形貌均勻性的影響機(jī)制。該項(xiàng)工作為闡明新原理刻蝕工藝機(jī)理和優(yōu)化工藝性能提供了理論和實(shí)驗(yàn)參考。

      研究成果近期以題為“A Two-Step Dry Etching Model for Non-Uniform Etching Profile in Gate-All-Around Field-Effect Transistor Manufacturing” 發(fā)表在材料領(lǐng)域頂級(jí)期刊《Small》上，微電子所碩士研究生呼子義為論文的第一作者，微電子所陳睿研究員、韋亞一研究員、南方科技大學(xué)王中銳教授為共同通訊作者, 同時(shí)入選TCAD仿真領(lǐng)域旗艦會(huì)議SISPAD 2024口頭報(bào)告。此外，相關(guān)研究成果還發(fā)表在《ACS Applied Electronic Materials》、《Journal of Vacuum Science & Technology A》等期刊上，微電子所李俊杰高級(jí)工程師為共同通訊作者。該項(xiàng)研究得到了中國(guó)科學(xué)院戰(zhàn)略性A類先導(dǎo)專項(xiàng)、國(guó)家自然科學(xué)基金的支持。

論文鏈接：https://onlinelibrary.wiley.com/doi/10.1002/smll.202405574

      
圖1 建模流程

      
圖2 不同氣壓條件下的Si/SiGe六疊層iso/dense結(jié)構(gòu)刻蝕實(shí)驗(yàn)與仿真結(jié)果