7/18/2024，光纖在線訊，文章來源： 逍遙設(shè)計自動化

導(dǎo)言
    人工智能和云計算的爆炸式增長導(dǎo)致數(shù)據(jù)中心對帶寬的需求空前高漲。然而，這種增長正受到數(shù)據(jù)中心實(shí)際供電能力的制約，對可部署的硬件造成了極大的限制。由低功耗數(shù)字信號處理（DSP）芯片支持的可插拔光模塊被廣泛用于數(shù)據(jù)中心的高速互連。如何在保持或降低功耗的同時跟上帶寬增長的步伐是一個持續(xù)的挑戰(zhàn)。

    本文引用Marvell最新論文探討最近在 DSP 設(shè)計方面的創(chuàng)新和權(quán)衡，這些創(chuàng)新和權(quán)衡使光收發(fā)器能夠滿足數(shù)據(jù)中心內(nèi)和數(shù)據(jù)中心間互連應(yīng)用日益增長的帶寬需求。我們將介紹低功耗 DSP 架構(gòu)、前向糾錯 （FEC） 方案和自適應(yīng)電源管理技術(shù)。

      
光收發(fā)器性能的歷史趨勢
    首先，讓我們來看看過去二十年來光收發(fā)器技術(shù)的顯著進(jìn)步：

      
圖 1 展示了 2000 年至 2024 年可插拔光模塊的總數(shù)據(jù)傳輸率和功耗（歸一化為 pJ/bit）的演變情況。

由圖1我們可以觀察到：
    1. 數(shù)據(jù)傳輸率提高了三個數(shù)量級，從 1 Gbps 提高到超過 1 Tbps。
    2. 每比特的能耗下降了兩個數(shù)量級，從 1000 pJ/bit 降至約 10 pJ/bit。

    從簡單的不歸零（NRZ）到 PAM-4（4 級脈沖幅度調(diào)制）和相干調(diào)制等更先進(jìn)的方案，多代調(diào)制格式都保持了這一趨勢。

現(xiàn)代光模塊的功率分解
    為了解現(xiàn)代光模塊的功耗情況，讓我們來看看典型的功耗分解：

      
圖 2 顯示了基于 DSP 的光模塊各內(nèi)部模塊的歸一化功耗。

主要觀察：
    1. DSP 芯片的功耗約占模塊總功耗的 50%。
    2. 其他功耗主要來自激光器、光學(xué)元件和模擬前端。
    3. 由于功率分配和轉(zhuǎn)換損耗，還有 10-15% 的 ”功率開銷”。

    這一細(xì)分凸顯了優(yōu)化 DSP 功耗以提高整體模塊效率的重要性。

      
圖 3. DSP 功耗細(xì)分：（a） 數(shù)據(jù)中心間的相干功耗；（b） 數(shù)據(jù)中心內(nèi)的 IM/DD 功耗。

低功耗 DSP 設(shè)計
    現(xiàn)在，讓我們深入探討為相干（數(shù)據(jù)中心間）和直接檢測（數(shù)據(jù)中心內(nèi)）應(yīng)用設(shè)計低功耗 DSP 的技術(shù)。

相干 DSP 架構(gòu)
    對于相干應(yīng)用，DSP 必須執(zhí)行極化解復(fù)用、色度色散補(bǔ)償和載波恢復(fù)等復(fù)雜任務(wù)。一個關(guān)鍵的挑戰(zhàn)是如何在高符號率下高效地實(shí)現(xiàn)這些功能。

      
圖 4（a） 顯示了相干 DSP 接收器的簡化框圖。

主要組件包括:
    1. 模數(shù)轉(zhuǎn)換器 （ADC）
    2. 色散補(bǔ)償
    3. 定時恢復(fù)
    4. 自適應(yīng)均衡
    5. 載波恢復(fù)
    6. 前向糾錯（FEC）

    自適應(yīng)均衡器是最耗電的模塊之一。傳統(tǒng)上，均衡器是以時域 FIR 濾波器的形式實(shí)現(xiàn)的，其復(fù)雜性與補(bǔ)償信道損傷所需的抽頭數(shù)量呈線性增長。為了降低功耗，現(xiàn)代設(shè)計通常在頻域?qū)崿F(xiàn)均衡。

      
圖 5  用于相干接收器的頻域前饋均衡器（FFE）。

    圖 5 展示了用于相干接收器的頻域前饋均衡器（FFE）。這種方法有以下幾個優(yōu)點(diǎn)：
    1. 計算復(fù)雜度隨抽頭數(shù)呈對數(shù)增長，而不是線性增長。
    2. 定時恢復(fù)可集成到均衡過程中，從而降低整體復(fù)雜度。
    3. 該架構(gòu)非常適合分?jǐn)?shù)間隔均衡，從而提高了性能。

      
圖 6 比較了時域和頻域?yàn)V波的復(fù)雜性與抽頭數(shù)的函數(shù)關(guān)系。隨著抽頭數(shù)量的增加，頻域方法的優(yōu)勢越來越明顯。

直接檢測 DSP 架構(gòu)
    對于使用強(qiáng)度調(diào)制/直接檢測（IM/DD）的數(shù)據(jù)中心內(nèi)應(yīng)用，可以簡化 DSP 架構(gòu)。

圖 4（b） 顯示了直接檢測 DSP 接收器的框圖。主要組件包括：
    1. 模數(shù)轉(zhuǎn)換器 （ADC）
    2. 前饋均衡器 （FFE）
    3. 決策反饋均衡器 （DFE）
    4. 時鐘和數(shù)據(jù)恢復(fù)（CDR）
    5. 前向糾錯 （FEC）

    在 IM/DD 系統(tǒng)中，通常可以采用符號率采樣，無需過采樣和插值。這就降低了模擬前端和數(shù)字信號處理器的功耗。

    先進(jìn)的均衡技術(shù)，如最大似然序列檢測 （MLSD），可幫助補(bǔ)償有限的模擬帶寬，并進(jìn)一步降低模擬級的功耗。

      
圖 7 展示了 MLSD 在 200G PAM-4 系統(tǒng)中補(bǔ)償色度色散的效果。與較簡單的均衡技術(shù)相比，MLSD 方法可顯著提高性能。

      
圖 8 顯示了 MLSD 如何在 200G PAM-4 系統(tǒng)中減輕有限模擬帶寬的影響，從而降低模擬前端的功耗。

低功耗前向糾錯（FEC）
    前向糾錯對于實(shí)現(xiàn)現(xiàn)代光通信系統(tǒng)所需的誤碼率很重要。然而，前向糾錯會消耗 DSP 功耗預(yù)算的很大一部分。讓我們來看看低功耗 FEC 設(shè)計的一些方法：

      
圖 9 比較了在不同應(yīng)用中使用的三種 FEC 方案的性能：
    1. SFECL：用于 800G LR（長達(dá) 10 千米）應(yīng)用 2.
    2. OFEC：在 800G ZR（最長 120 千米）應(yīng)用中使用
    3. CFEC：在 400G ZR 應(yīng)用中使用

    SFECL 方案采用內(nèi)層軟判定 BCH 碼與外層硬判定里德-所羅門碼相結(jié)合的連接碼。這種方法在性能和功耗之間實(shí)現(xiàn)了良好的平衡。

基于迭代編織碼的 OFEC 方案性能優(yōu)越，但代價是復(fù)雜性和功耗增加。為了緩解這一問題，解碼算法通常分為多個階段：
    1. 使用軟信息的第一階段，迭代次數(shù)有限；
    2. 第二階段使用硬解碼消除殘余錯誤
    這種多階段方法有助于降低總體功耗，同時保持高性能。

概率星座整形（PCS）
    對于下一代 1.6T 相干收發(fā)器，可能需要進(jìn)一步降低功耗，特別是在 ZR 和 ZR+ 應(yīng)用中。一種很有前景的方法是使用概率星座整形（PCS）。

    PCS 的工作原理是降低傳輸高能量符號的概率，并利用節(jié)省的能量來增加剩余符號之間的距離。這就提高了整體噪聲承受能力，并可與收發(fā)器其他部分（包括 FEC 本身）的功耗進(jìn)行權(quán)衡。

      
圖 10 顯示了實(shí)現(xiàn) PCS 的反向串聯(lián)架構(gòu)框圖。分布匹配器（DM）控制傳輸符號振幅的概率，而系統(tǒng) FEC 編碼器則對成形數(shù)據(jù)進(jìn)行操作。

自適應(yīng)電壓縮放
    自適應(yīng)電壓縮放（AVS）是降低數(shù)字電路功耗的一項強(qiáng)大技術(shù)。這種方法利用了同一制造工藝的不同芯片會因工藝變化而具有不同性能特征這一事實(shí)。

      
圖 11 展示了使用 AVS 的 DSP 產(chǎn)品在整個芯片上最佳工作電壓的變化。位于晶圓中心的芯片通常需要較高的電壓，而位于中心周圍環(huán)形區(qū)域的芯片則可以在較低的電壓下工作。

      
圖 12 比較了使用和不使用 AVS 的大量 DSP 的功耗：（a） 顯示固定電壓假設(shè)下的功耗；（b） 顯示優(yōu)化 AVS 控制下的功耗

    與固定電壓設(shè)計相比，使用 AVS 可以降低 20% 以上的功耗，同時還能通過減少工藝變化的影響來提高產(chǎn)量。

結(jié)論
    隨著數(shù)據(jù)中心帶寬需求的不斷增長，光互聯(lián)的功率效率變得越來越重要。本文探討了降低基于 DSP 的光收發(fā)器功耗的幾項關(guān)鍵技術(shù)：
    1. 相干系統(tǒng)的頻域均衡
    2. 直接檢測系統(tǒng)的符號率采樣和高級均衡
    3. 高性能 FEC 的多級解碼
    4. 提高功率效率的概率星座整形 5.
    5. 自適應(yīng)電壓擴(kuò)展，最大限度地減少工藝變化的影響

    通過將這些方法與 CMOS 技術(shù)的不斷進(jìn)步相結(jié)合，DSP 設(shè)計人員可以繼續(xù)突破性能極限，同時滿足現(xiàn)代數(shù)據(jù)中心嚴(yán)格的功耗限制。

    展望未來，要保持光互連中帶寬不斷增加、單位比特能耗不斷降低的顯著趨勢，就必須對架構(gòu)、電路設(shè)計和制造工藝進(jìn)行全面優(yōu)化。

參考文獻(xiàn)
[1] Rahman, S. Das, V. Tarokh, C. Ai, and N. Pappas, ”Recent advances in low-power digital signal processing technologies for data center applications,” Journal of Lightwave Technology, vol. 42, no. 12, pp. 3287-3298, Jun. 2024.