7/15/2021，光纖在線訊，在今年6月23日到25日的蘇州光連接大會CFCF2021上，海光芯創(chuàng)公司孫旭博士做“硅光晶圓、硅光引擎到硅光模塊的封測與制造平臺”的主題演講。孫博士的演講圍繞硅光技術(shù)概述，硅光晶圓測試及后端處理工藝，硅光芯片和引擎的封裝方式，硅光模塊的開發(fā)與批量生產(chǎn)以及下一代硅光技術(shù)展望五個方面。以下是孫博士演講的要點：





一、硅光技術(shù)概述
   硅光技術(shù)從二十世紀90年代的時候開始發(fā)展，先是學(xué)術(shù)界參與，二十一世紀第二個十年產(chǎn)業(yè)界開始參與。硅光技術(shù)就是將一種利用硅基或者硅襯底材料將無源器件、有源器件集成在一顆單一芯片上的技術(shù)，甚至電芯片可能也會集成在上面。主要優(yōu)勢是具有很高的集成度、還有很低的成本。從現(xiàn)在來說，硅光芯片本身的配套的EPDA、包括工藝已經(jīng)日漸成熟，并且慢慢走向標準化。硅光很大的優(yōu)勢在于可以組建Fabless。III-V族器件在工藝上各家有各家的工藝特長，需要做持續(xù)的迭代和優(yōu)化，但硅光本身是CMOS兼容的工藝，像電芯片一樣，分為design house和foundry，兩個是分開的。

   在硅光前端工藝朝著標準化演進后，我們發(fā)現(xiàn)中后端工藝從wafer到模塊到光引擎的耦封工藝各個廠商都有自己獨特的解決方案。這些硅光技術(shù)可以分為兩大類：
（1）傳統(tǒng)EIC芯片演進的路線。是從現(xiàn)在CMOS產(chǎn)線逐漸做硅光無源芯片到有源芯片的集成。也就是說，現(xiàn)在最常用見的是薄硅平臺，基于220納米和310納米SOI做的平臺。薄硅平臺有很大的劣勢，耦合插損、很高的PDL、包括工藝容差，就是不同的加工工藝對性能產(chǎn)生很大影響，還有很高的溫度敏感性。但優(yōu)勢一是CMOS工藝的兼容，二是可以做電光調(diào)節(jié)器、PD的優(yōu)勢。
（2）從光器件開始演進，比如說我們用到的厚硅平臺，像Rockley這些，在EAM和laser的條件基礎(chǔ)下，通過厚硅波導(dǎo)的互聯(lián)，實現(xiàn)片上無源器件的設(shè)計，實現(xiàn)硅光工藝。廣義上包括了硅基PLC、SiN、薄膜LiNbO3等新興技術(shù)，都是在PIC的思路上演進下來的。
不管是薄硅平臺還是厚硅平臺，都是各有優(yōu)勢和缺勢，為什么大部分廠商喜歡做薄硅平臺呢？就是因為在Fabless上更好，design house不需要投入太多，不需要提供foundry的設(shè)備，可以找CMOS代工廠把東西做出來。
在硅光的產(chǎn)業(yè)鏈布局中，中間Wafer到module制造占比還不多。標準的硅光封測線目前在國內(nèi)布局還不多，但是它是連接硅光到應(yīng)用中間的橋梁。

二、硅光晶圓檢測及后端處理工藝
   一般硅光晶圓都是8寸或者12寸的晶圓，一顆晶圓可以切出上千片的硅光芯片，但是由于光器件對加工誤差相比于電芯片敏感度更高。也因為硅光芯片本身是PIC系統(tǒng)，集成了很多不同無源和有源的組件在里面，其中某一個失效就會造成后面的應(yīng)用用不了，需要在晶圓級別對硅光芯片進行檢測的手段。
   一個光電混合測試系統(tǒng)，通過電的探針卡、包括測試板，一次性將硅光所需要的參數(shù)（PD暗電流、響應(yīng)度、耦合插損、波導(dǎo)傳輸損耗、電極阻抗、Vpi、heater調(diào)制效率等）一次性檢測出來。再通過設(shè)置一個比較合理的容忍度區(qū)間，判斷某顆芯片是OK的還是不OK的。
   做完以后還會做其他的后端處理，包括了常用的flip chip的手段。晶圓硅光晶片的后端處理和III-V的晶圓處理相近，也有一些區(qū)別，硅光芯片的厚度SOI wafer的厚度一般在600-800微米之間。為了做更好的封裝適配、高度適配，需要減薄的工藝，當然有很多在PCB上做挖槽的方案，但要看成品、良品率、成本的考慮。可以做減薄，減薄的粗糙度可以達到到5微米左右。之后是Flip-chip的封裝，然后是劃片。劃片有比較大的技術(shù)點，就是硅光本身的波導(dǎo)不需要端面進行鍍膜和拋光的處理，但加工過程中在每個芯片之間會有深刻槽，深刻槽的厚度一般來說是在100微米左右的深刻槽。如果采用傳統(tǒng)的物理切割的方式，至少會有50微米左右的的切割精度（凸臺），凸臺會阻礙耦合的時候FA進一步靠近波導(dǎo)端面，會有比較大的插損。一般說要有去凸臺工藝，現(xiàn)在的手段是通過端面polish來做，但批量化生產(chǎn)會有一定的成本上的問題。也可以通過激光切割的方式，通過被切的方式，通過高能激光將切割精度控制在小于3微米的精度，所以可以批量化實現(xiàn)劃片。

三，硅光芯片和引擎的封裝方式
   芯片做完之后做耦合和封裝，耦封和傳統(tǒng)的光模塊比硅光有三點技術(shù)難點/技術(shù)不同：
（1）封裝方式。
封裝方式和傳統(tǒng)的III-V器件有所不同。硅光芯片本身沒有氣密的需求和制冷的需求，溫度控制是通過heater和MPD組成的閉環(huán)溫度控制系統(tǒng)，通過外圍電路進行控制。
（2）光源方案。
光源一直是阻礙硅光技術(shù)前進的阻礙，硅本身是間接帶隙半導(dǎo)體，發(fā)光效率會很低，而且發(fā)光波長在800多納米的發(fā)光波長。需要III-V材料做的激光器和硅光芯片做成組合，這種組合方式是多種多樣的。
（3）耦合技術(shù)。
耦合技術(shù)在相當長時間是大家詬病硅光技術(shù)本身主要的問題，因為硅光波導(dǎo)很小，傳統(tǒng)波導(dǎo)尺寸只有220nm×400nm寬，是很小的波導(dǎo)尺寸。與單模光纖耦合插損適配的模板轉(zhuǎn)換適配度很差，插損比較大。現(xiàn)在硅光大部分應(yīng)用在PSM4、DR4、PSM8，都是多通道的耦合，因為集中度有很大的優(yōu)勢。多通道耦合涉及到各通道的差異性，可能在耦合的時候FA很小的角度變化會導(dǎo)致耦合的各個通道差異很大，所以這是耦合技術(shù)。
硅光芯片的封裝方式主要是COB&COC，取決于對速率的要求以及對集成度要求的綜合考慮。這里可以是2D wire bonding方案和2D wire-bonding與3D Flip-chip方案，這是相對比較成熟的方案，是COB的封裝，通過芯片的減薄、或者PCB板的挖槽處理做芯片高度適配，實現(xiàn)較高性能速率傳輸。還有一種3D堆疊封裝，當然也包括2.5D、3D堆疊式的封裝。主要的目的是進一步集成光引擎硅光集成度，把EIC芯片、PIC芯片、Laser同時mont到硅光芯片上，實現(xiàn)CPO或者其他下一代光技術(shù)。當然也有做光引擎，光引擎是類似現(xiàn)在的Tosa、Rosa，有很好集成度的收發(fā)組件。
光源解決方案多種多樣，有模塊外置的，或者像AyarLAB這種supernova光源池給OBO的方式供光，以及Sicoya這種Laser box方案，以及直接耦合的方案，以及Intel異質(zhì)集成的光源，都是圍繞著大功率的DFB光源來做。為什么用大功率DFB光源？主要是因為硅光芯片有兩個插損比較大的地方：
（1）耦合插損，一般單端耦合在2dB或者1點幾個dB左右。
（2）硅光MZ調(diào)制器本身是載流子摻雜波導(dǎo)，一般來說波導(dǎo)的傳輸損耗在50dB每厘米左右，一個調(diào)制器大概2毫米、3毫米，也有4-5dB的傳輸插損，這是硅光損耗很大的原因，需要有大功率光源進行驅(qū)動。
下一個芯片耦合，目前廣泛應(yīng)用的是光柵耦合和水平耦合。光柵耦合的優(yōu)勢在于耦合對準相對比較容易，是垂直的，只有XY兩個方向進行耦合，Z方向的容差是很大的，所以Z方向不需要太高精度的調(diào)試。水平耦合優(yōu)勢在于可以實現(xiàn)很低的水平插損，通過小模斑光纖、模斑轉(zhuǎn)換器等實現(xiàn)較小的耦合插損，但耦合起來相對比較困難。
在自動化耦合階段需要調(diào)整軟件算法，實現(xiàn)高精度耦合，同時因為它是多通道的，一般來說8通道耦合情況，需要對FA角度進行很好的自動化識別和糾正，使各通道耦合一致性達到我們所需要的出廠標準，耦合時間控制在3分鐘左右，來實現(xiàn)批量化生產(chǎn)。

四、硅光模塊開發(fā)與批量生產(chǎn)
硅光與傳統(tǒng)模塊開發(fā)制造的不同點：
一是高度適配，如何保證高速性能。
二是光源芯片和硅光芯片的耦合方式多樣化，需要根據(jù)不同的工藝和成本運算進行設(shè)計和調(diào)整。
三是硅材料本身具有較大的熱光效應(yīng)，需要閉環(huán)的溫度反饋控制系統(tǒng)，通過heater和MPD實現(xiàn)閉環(huán)的檢測和控制，是外圍電路新增的一部分。
四是具有較大的PDL，需要在模塊級別考慮到PDL是否做偏振處理，收端一般會做偏振處理，發(fā)端直接用保偏光纖，通過光源和硅光芯片進行連接。

   硅光模塊的自動化耦封工藝方面，也有自動Die-bonding、Wire-bonding、多通道耦合、模塊校準和測試這些，其中模塊校準和測試會稍微有點不同，畢竟硅光大部分用的是MZ的調(diào)制器，需要通過MPD和Heater監(jiān)控找到耦合的調(diào)制點，一般3dB或者4dB的調(diào)制點，這種工作條件下才能實現(xiàn)比較好的眼圖。在控制上會相對于DML和EML稍微復(fù)雜一點。

五、下一代硅光技術(shù)展望
（1）光模塊速率提升
提升的方式主要有幾種：
1.通道數(shù)量的增加，從原來的PSM4變成PSM8；
2.調(diào)制速率的增加，從53Gbaud到106Gbaud，或者PAM4到PAM-N，或者是IM-DD到相干，就這幾種實現(xiàn)的方式。波分也是屬于通道數(shù)量增加的一部分。我個人認為，硅光技術(shù)優(yōu)勢是在通道數(shù)量增加上有較大的技術(shù)優(yōu)勢，畢竟是高度集成化的一種技術(shù)，通過多通道集成能在很小的芯片面積內(nèi)實現(xiàn)更大的傳輸容量提升。
（2）硅光模塊形態(tài)的改變
到底現(xiàn)在的熱插拔模塊要不要先過渡到板載光模塊，再進一步演進到CPO，還在討論中。談到CPO，大家首先想到的就是硅光技術(shù)，因為硅光技術(shù)本身的集成度、EIC混合封裝的兼容性會更好一點。
（3）應(yīng)用領(lǐng)域的拓展
大家可以把硅光技術(shù)想象成在芯片上的小光學(xué)系統(tǒng)，有人說只要有光學(xué)系統(tǒng)的地方都想拿硅光來實現(xiàn)，OFC上講有個片上光實驗室，把光實驗室里的濾波器等無源的東西通過硅光來實現(xiàn)，還有光子晶體、光子神經(jīng)網(wǎng)絡(luò)、傳感芯片等。這方面有很多機會。