1/03/2025，光纖在線訊，根據(jù)《經(jīng)濟(jì)日報》的報道，臺積電在硅光子戰(zhàn)略上取得了顯著的進(jìn)展，最近成功將共封裝光學(xué)元件（CPO）技術(shù)與先進(jìn)的半導(dǎo)體封裝技術(shù)相結(jié)合。預(yù)計從2025年初開始提供樣品，這一成就預(yù)示著臺積電將在同年迎來1.6T光傳輸時代。據(jù)行業(yè)預(yù)測，博通和NVIDIA有望成為臺積電這一解決方案的首批用戶。

硅光子技術(shù)的時代可能在2025年正式開啟。臺積電與博通合作，利用3nm工藝技術(shù)成功研發(fā)了CPO技術(shù)中的關(guān)鍵組件——微環(huán)調(diào)制器（MRM）。這一成果為CPO技術(shù)與高性能計算（HPC）或AI應(yīng)用的ASIC芯片的集成提供了可能，標(biāo)志著從電信號到光信號傳輸?shù)挠嬎闳蝿?wù)邁出了重要一步。

報告還提到了CPO模塊生產(chǎn)面臨的挑戰(zhàn)，包括復(fù)雜的封裝工藝和較低的良品率，這可能導(dǎo)致臺積電將部分光學(xué)引擎（OE）封裝工作外包給其他專業(yè)的封裝供應(yīng)商。

行業(yè)分析師指出，臺積電的硅光子愿景是將CPO模塊與CoWoS或SoIC等先進(jìn)封裝技術(shù)相結(jié)合，以消除傳統(tǒng)銅互連的速度限制。臺積電計劃在2025年開始提供樣品，1.6T產(chǎn)品將在下半年實現(xiàn)量產(chǎn)，并計劃在2026年增加出貨量。

《經(jīng)濟(jì)日報》引用業(yè)界消息稱，NVIDIA計劃從2025年下半年推出的GB300芯片開始采用CPO技術(shù)，隨后的Rubin架構(gòu)也將采用該技術(shù)，目的是突破目前NVLink 72互連技術(shù)的限制，提升通信質(zhì)量，并解決HPC應(yīng)用中的信號干擾和過熱問題。




光學(xué)連接，尤其是硅光子學(xué)，預(yù)計將成為下一代數(shù)據(jù)中心連接的關(guān)鍵技術(shù)，特別是那些為高性能計算（HPC）應(yīng)用設(shè)計的數(shù)據(jù)中心。隨著對帶寬需求的不斷增長，僅依靠銅信號傳輸已不足以滿足系統(tǒng)性能的需求。因此，包括臺積電在內(nèi)的多家公司正在開發(fā)硅光子學(xué)解決方案。臺積電在2024年北美技術(shù)研討會上展示了其3D光學(xué)引擎的路線圖，并計劃為臺積電制造的處理器提供高達(dá)12.8 Tbps的光學(xué)連接。

臺積電的緊湊型通用光子引擎（COUPE）采用SoIC-X封裝技術(shù)，將電子集成電路堆疊在光子集成電路之上。該公司表示，SoIC-X技術(shù)能夠在芯片間接口處實現(xiàn)最低阻抗，從而實現(xiàn)最高能效。EIC采用65nm工藝技術(shù)生產(chǎn)。

臺積電的第一代3D光學(xué)引擎（COUPE）將集成到運行速度為1.6 Tbps的OSFP可插拔設(shè)備中，這一傳輸速率遠(yuǎn)超當(dāng)前銅纜以太網(wǎng)標(biāo)準(zhǔn)（最高800 Gbps），顯示了光互連在網(wǎng)絡(luò)密集型計算集群中的直接帶寬優(yōu)勢，以及預(yù)期的節(jié)能效果。

未來，第二代COUPE計劃將光學(xué)器件與交換機共同封裝到CoWoS封裝中，將光學(xué)互連提升到主板級別。與第一代相比，第二代COUPE將支持高達(dá)6.40 Tbps的數(shù)據(jù)傳輸速率，且延遲更低。

臺積電的第三代COUPE預(yù)計將進(jìn)一步提升，將傳輸速率提高到12.8 Tbps，同時使光學(xué)連接更接近處理器。目前，COUPE-on-CoWoS正處于開發(fā)階段，臺積電尚未公布具體的目標(biāo)日期。

此前，臺積電并未涉足硅光子市場，而是將這一領(lǐng)域留給了GlobalFoundries等公司。但現(xiàn)在，憑借其3D光學(xué)引擎戰(zhàn)略，臺積電將進(jìn)入這一市場，以彌補失去的時間。

本文整理自微信公眾號“半導(dǎo)體行業(yè)觀察”，原文鏈接：https://mp.weixin.qq.com/s/-DjW0SHq-DkBGnlDQsDRdQ