6/20/2024，光纖在線訊，簡介：隨著數(shù)據(jù)中心不斷發(fā)展，以支持更強(qiáng)大的人工智能、高性能計(jì)算和云計(jì)算應(yīng)用，對更快、更高效的數(shù)據(jù)通信解決方案的需求與日俱增。傳統(tǒng)的銅纜電氣互連在帶寬、延遲、能效和覆蓋范圍方面都面臨著限制。硅基光電子技術(shù)利用半導(dǎo)體制造技術(shù)在硅芯片上實(shí)現(xiàn)了光學(xué)組件，為光互連應(yīng)對這些挑戰(zhàn)開辟了新的可能性。

    然而，一般人常常混淆兩種關(guān)鍵的光互連技術(shù)—光電共封裝（CPO）和封裝內(nèi)光I/O（In-Package Optics）。雖然兩者都利用了硅基光電子技術(shù)，但它們是針對不同應(yīng)用的不同解決方案。本文將闡明之間的區(qū)別、主要特點(diǎn)以及各自在未來數(shù)據(jù)中心架構(gòu)中的作用。

硅基光電子基礎(chǔ)知識(shí)
    硅基光電子技術(shù)可以創(chuàng)建光電芯片（PIC），利用光來傳輸和處理數(shù)據(jù)，克服了電氣互連的許多局限性。PIC將調(diào)制器、波導(dǎo)和檢測器等光學(xué)組件與電子電路結(jié)合在同一硅芯片上。

    與傳統(tǒng)光電組件相比，硅基光電子技術(shù)利用標(biāo)準(zhǔn)半導(dǎo)體制造工藝，能以低成本大批量生產(chǎn) PIC。半導(dǎo)體規(guī)模經(jīng)濟(jì)為光互連帶來了新的機(jī)遇，不僅可用于長距離網(wǎng)絡(luò)，還可用于數(shù)據(jù)中心內(nèi)的芯片到芯片、電路板到電路板以及機(jī)架到機(jī)架的通信。

光電共封裝（CPO）
    目前，連接數(shù)據(jù)中心交換機(jī)、路由器和服務(wù)器的主流技術(shù)是可插拔光收發(fā)器。這些模塊將 PIC 與其他電子芯片和光電器件集成在一個(gè)包裝中，大小與一包口香糖差不多。通過將光纜直接插入模塊的面板，可插拔式模塊可提供方便的板對板和機(jī)架對機(jī)架的光連接。

    然而，隨著數(shù)據(jù)速率和帶寬需求的增加，可插拔收發(fā)器將在成本、功耗、帶寬密度、占地面積和延遲方面面臨挑戰(zhàn)。光電共封裝器件（CPO）已成為一種不斷發(fā)展的替代方案。

    在 CPO 實(shí)施過程中，電子驅(qū)動(dòng)芯片和可插拔模塊中的 PIC 被組合到一個(gè)封裝模塊中。與插拔式模塊相比，它的占地面積更小，帶寬密度更高。CPO 模塊可以放置在更靠近計(jì)算或交換芯片的位置，從而降低了功率和電氣連接的延遲。

    圖 1 展示了 CPO 與其他互連解決方案的帶寬密度和能效對比。雖然 CPO 的效率不如封裝內(nèi)光 I/O（In-Package Optics I/O,OIO），但 CPO 在封裝級(jí)的密度、效率和覆蓋范圍均優(yōu)于插拔式光連接。
 
      
    圖 1. 各種互連解決方案的岸線帶寬密度和能效與傳輸距離的乘積。岸線帶寬密度和能效與芯片、電路板或封裝如何有效利用其邊緣接口連接的有限空間有關(guān)。不同的接口也具有不同的到達(dá)能力。由 Ayar Lab提供。

    CPO 適用于數(shù)據(jù)中心內(nèi)的網(wǎng)絡(luò)應(yīng)用，可將大規(guī)模并行插拔式收發(fā)器市場發(fā)展到更高密度，但仍能保持插拔式收發(fā)器的模塊化和定制數(shù)據(jù)傳輸速率。光電共封裝協(xié)作組織（Co-Packaged Optics Collaboration）和光網(wǎng)絡(luò)論壇（Optical Internetworking Forum）等主要行業(yè)組織都在關(guān)注 CPO 實(shí)施的標(biāo)準(zhǔn)和規(guī)范。

封裝內(nèi)光 I/O， OIO
    CPO 是可插拔收發(fā)器的演變，而封裝內(nèi)光 I/O 則是一種革命性的新解決方案。將光互連與用于 CPU、GPU、ASIC 或 FPGA 等計(jì)算功能的芯片置于同一物理封裝中。

    具體來說，利用 2.5D 或 3D 集成等先進(jìn)封裝技術(shù)，將可將電信號(hào)轉(zhuǎn)換為光信號(hào)的光 I/O 芯片與計(jì)算芯片集成到單個(gè)多芯片封裝中。這種光芯片組可在封裝內(nèi)實(shí)現(xiàn)芯片到芯片的直接光學(xué)通信，并可與同一電路板上的其他封裝、電路板之間、跨機(jī)架以及整個(gè)數(shù)據(jù)中心基礎(chǔ)設(shè)施進(jìn)行通信。
    
    圖 2 展示了封裝內(nèi)光 I/O 集成的概念。光鏈路取代了封裝級(jí)的電氣路徑，使光通信在整個(gè)分布式計(jì)算系統(tǒng)中具有極高的帶寬、低延遲、高效率和對到達(dá)不敏感等特點(diǎn)。
  
      
    圖 2. 封裝內(nèi)光 I/O 將光互連集成到與用于計(jì)算功能的芯片相同的封裝內(nèi)。這種方法實(shí)現(xiàn)了基于光而非電的芯片間連接，并有可能提高分布式計(jì)算系統(tǒng)的效率。由 Ayar 實(shí)驗(yàn)室提供。

    封裝內(nèi)光 I/O 的設(shè)計(jì)目的是在計(jì)算芯片之間建立直接的高性能連接，從而實(shí)現(xiàn)新的數(shù)據(jù)中心架構(gòu)，如分解內(nèi)存池和人工智能 "橫向擴(kuò)展 "結(jié)構(gòu)。例如，英偉達(dá)（NVIDIA）正在擴(kuò)展其 NVLink 互連，從連接單個(gè)服務(wù)器中的 8 個(gè) GPU 到以光學(xué)方式連接多達(dá) 256 個(gè) GPU 作為一個(gè)巨大的分布式加速器。

    這些新興架構(gòu)要求以最小的延遲開銷和最大的帶寬密度連接大量芯片--這是傳統(tǒng)電氣互連難以解決的新問題，但光 I/O 可以無縫處理。

封裝內(nèi)光 I/O 的內(nèi)部結(jié)構(gòu)
    封裝內(nèi)光 I/O 芯片利用先進(jìn)的硅基光電子技術(shù)，將波導(dǎo)、調(diào)制器和檢測器等光學(xué)組件與用于驅(qū)動(dòng)器、放大器、均衡和控制的電子電路密集集成在一起。

    關(guān)鍵創(chuàng)新是使用微環(huán)諧振器在光纖上實(shí)現(xiàn)波分復(fù)用（WDM），如圖 3 所示。這些結(jié)構(gòu)極為緊湊的微環(huán)器件可在每根光纖上選擇性地調(diào)制和解調(diào)多個(gè)波長，從而實(shí)現(xiàn)大規(guī)模并行高帶寬數(shù)據(jù)傳輸。

      
    圖 3. 微環(huán)諧振器允許每根光纖有多個(gè)波長，每個(gè)芯片有多個(gè)光纖。由 Ayar 實(shí)驗(yàn)室提供。

    例如，當(dāng)前一代光 I/O 芯片使用 8 個(gè)光端口/光纖上的 64 個(gè)波長，實(shí)現(xiàn)了 4096 Gbps 的雙向帶寬。這種密度和并行性實(shí)現(xiàn)了高能效-通過在每根光纖上使用更多波長來擴(kuò)展帶寬，而不是提高激光功率或電子信號(hào)傳輸速率。

    硅基光電子組件采用標(biāo)準(zhǔn) CMOS 工藝制造，并與電子控制電路集成到一個(gè)多芯片封裝中。目前正在采用通用芯片互連 Express（UCIe）和 NVLink 等關(guān)鍵行業(yè)標(biāo)準(zhǔn)，以確保交叉兼容性。

    通過將光 I/O 電路與計(jì)算芯片封裝在一起，可以避免電氣 I/O 的能耗和延遲開銷，同時(shí)還能在芯片之間、封裝之間、電路板之間實(shí)現(xiàn)直接光連接，并在整個(gè)分布式系統(tǒng)中進(jìn)行擴(kuò)展。

CPO 與封裝內(nèi)光I/O器件 - 性能比較
為了更好地了解 CPO 和封裝內(nèi)光I/O 的不同應(yīng)用，比較一下主要性能指標(biāo)很有幫助：
   - 岸線帶寬密度：對于給定的封裝邊緣長度，封裝內(nèi)光學(xué) I/O 的帶寬密度比 CPO 高 10 倍以上，如圖 4 所示。這種極高的邊緣密度可使互連帶寬與未來的計(jì)算芯片密度同步擴(kuò)展。

    -區(qū)域帶寬密度：圖 4 顯示了每平方毫米封裝面積的帶寬密度，這對于面積受限的高性能計(jì)算封裝來說很重要。光 I/O 與 UCIe 等先進(jìn)的電氣接口相匹配，而 CPO 則落在后面。

    -能源效率：通過利用波分復(fù)用并行性，光 I/O 芯片在帶寬高達(dá)每秒太比特時(shí)的能效優(yōu)于 1 pJ/bit。CPO 模塊的單位比特能耗仍然要高出 10-100 倍。

    -延遲：光 I/O 的延遲時(shí)間為個(gè)位數(shù)納秒，與板載銅纜類似，而可插拔/CPO 解決方案的前向糾錯(cuò)編碼延遲時(shí)間超過 100ns。

    -成本效益：光 I/O 的緊密集成和擴(kuò)展曲線預(yù)計(jì)將超過 10 Gbps/美元。CPO 預(yù)計(jì)將遵循可插拔成本趨勢，限制在小于 1 Gbps/美元。

      
    圖 4. 各種互連解決方案的區(qū)域帶寬密度和能效與覆蓋范圍的乘積。由 Ayar Labs提供。

    這些指標(biāo)凸顯了不同的價(jià)值主張-CPO 為數(shù)據(jù)中心網(wǎng)絡(luò)提供了革命性的密度和能效提升，而光 I/O 則通過在封裝內(nèi)提供太比特的光帶寬和個(gè)位數(shù)納秒的延遲，實(shí)現(xiàn)了革命性的分布式計(jì)算架構(gòu)。

    CPO 的目標(biāo)是改進(jìn)當(dāng)前服務(wù)器之間的傳統(tǒng)網(wǎng)絡(luò)、交換和 I/O。封裝內(nèi)光 I/O 針對需要緊密耦合計(jì)算芯片的新興 AI/HPC/disaggregated 架構(gòu)進(jìn)行了優(yōu)化。

未來展望
    CPO和封裝內(nèi)光 I/O都是數(shù)據(jù)中心采用硅基光電子互連的重要里程碑。未來可看到兩種技術(shù)并存：CPO 將通過發(fā)展當(dāng)今的可插拔收發(fā)器市場，幫助滿足更高帶寬模塊間連接的短期需求。同時(shí)，封裝內(nèi)光 I/O 正在為未來的分布式計(jì)算系統(tǒng)奠定基礎(chǔ)，在這些系統(tǒng)中，CPU/GPU/內(nèi)存機(jī)架可緊密耦合為一個(gè)巨大的人工智能加速器結(jié)構(gòu)。

參考資料
[1]https://www.photonics.com/Articles/Understanding_In-Package_Optical_I_O_Versus/a69701

來源：逍遙科技